Na czym polega proces epitaksji SiC?

W polu wysokiego napięcia, szczególnie w przypadku urządzeń wysokiego napięcia powyżej 20 000 V,Epitaksjalny SiCtechnologia wciąż stoi przed kilkoma wyzwaniami. Jedną z głównych trudności jest osiągnięcie wysokiej jednorodności, grubości i koncentracji domieszkowania w warstwie epitaksjalnej. Do wytworzenia takich urządzeń wysokonapięciowych wymagana jest płytka epitaksjalna z węglika krzemu o grubości 200 μm o doskonałej jednorodności i koncentracji.

 

Jednak podczas produkcji grubych warstw SiC do urządzeń wysokonapięciowych mogą wystąpić liczne defekty, zwłaszcza defekty trójkątne. Wady te mogą mieć negatywny wpływ na przygotowanie urządzeń wysokoprądowych. W szczególności, gdy chipy o dużej powierzchni są używane do generowania wysokich prądów, żywotność nośników mniejszościowych (takich jak elektrony lub dziury) ulega znacznemu skróceniu. To skrócenie żywotności nośnika może być problematyczne dla osiągnięcia pożądanego prądu przewodzenia w urządzeniach bipolarnych, które są powszechnie stosowane w zastosowaniach wysokonapięciowych. Aby uzyskać pożądany prąd przewodzenia w tych urządzeniach, czas życia nośników mniejszościowych musi wynosić co najmniej 5 mikrosekund lub więcej. Jednak typowy parametr czasu życia nośnika mniejszościowego dlaEpitaksjalny SiCwafli wynosi około 1 do 2 mikrosekund.

 

Dlatego chociaż wwEpitaksjalny SiCproces osiągnął dojrzałość i może sprostać wymaganiom zastosowań nisko- i średnionapięciowych, konieczne są dalsze ulepszenia i zabiegi techniczne, aby sprostać wyzwaniom w zastosowaniach wysokonapięciowych. Ulepszenia w jednorodności grubości i stężenia domieszek, redukcja defektów trójkątnych i wydłużenie czasu życia nośników mniejszościowych to obszary, które wymagają uwagi i rozwoju, aby umożliwić pomyślne wdrożenie technologii epitaksjalnej SiC w urządzeniach wysokonapięciowych.